ChipEXPO - 2020

Деловая программа

---

Дата публикации: 26 августа 2020 года.

---

Онлайн мероприятия.

15 сентября.

15:00
Онлайн школа синтеза цифровых схем на VERILOG. День 1.
Из чего строится современная цифровая схема.

Модератор: Александр Михайлович Силантьев, преподаватель Национального исследовательского университета "Московский институт электронной техники" (МИЭТ).

• 15:00 - Открытие мероприятия, приветствие от организаторов.
• 15:15-15:30 - Мини-лекция "От Клода Шеннона до Apple iPhone: как появилось проектирование цифровых схем и как оно выглядит в современных компаниях".
  Юрий Владимирович Панчул, проектировщик сетевых микросхем и микропроцессорных ядер. Саннивейл, Калифорния.
• 15:30-16:00 - Лекция "Комбинационная логика и её описание на языке Verilog. Теоретический материал переплетается с демонстрацией синтеза для ПЛИС/FPGA в среде Intel Quartus Prime Lite Edition".
  Александр Михайлович Силантьев.
• 16:00-16:30 - Упражнение с логическими элементами И/ИЛИ/НЕ/ИСКЛЮЧАЮЩЕЕ-ИЛИ, входы которых подсоединены к кнопкам, а выходы к светодиодам платы c ПЛИС.
• 16:30-17:00 - Упражнение с выводом буквы на семисегментный индикатор.
• 17:00-17:30 - Лекция "Последовательностная логика, которая вводит в схемы память и повторения".
• 17:30-18:00 - Упражнение со сдвиговым регистром.
• 18:00-19:00 - Упражнение для плат ZEOWAA и OMDAZZ с Intel FPGA Cyclone IV: Комбинируем сдвиговый регистр и вывод на семисегментный индикатор буквы: получаем вывод на многоразрядный динамический семисегментный индикатор слова (например имени ученика). Упражнение для платы Terasic DE10-Lite с Intel FPGA MAX10: Комбинируем сдвиговый регистр и вывод букв на статический семисегментный индикатор: получаем вывод бегущей строки (например имени ученика).
• 19:00-21:00 - Дополнительные упражнения и индивидуальные проекты учеников, с помощью от студентов и аспирантов микроэлектроники от участвующих университетов: МИЭТ, ВШЭ МИЭМ, Черниговского НТУ, Самарского Университета.

12:00-12:40
Онлайн сессия компании "Наутех".

• 12:00-12:05 - Приветственное слово.
  Алексей Одиноков, Генеральный директор, НАУТЕХ.
• 12:05-12:25 - Услуги НАУТЕХ: изготовление СБИС, корпусирование, верификация и тестирование ИС.
  Антон Совин, Вице-президент по продажам и развитию бизнеса, НАУТЕХ.
• 12:25-12:35 - Фонд Сколково - меры поддержки малых и средних дизайн центров.
  Владимир Пучков, Директор по акселерации, кластера передовых производственных технологий, ядерных и космических технологий. Фонд СКОЛКОВО.
• 12:35-12:40 - Вопросы посетителей и ответы.

12:40-13:30
Онлайн сессия компании "Наутех".

• 12:40-13:00 - Новые возможности по проектированию и производству ИС для Искусственного Интеллекта.
  Алексей Одиноков (Генеральный директор, НАУТЕХ).
• 13:30-13:25 - Тема уточняется.
  Михаил Какоулин (Руководитель группы ASIC design, IMEC).
• 13:25-13:30 - Вопросы посетителей и ответы.

14:00-16:00
Технический семинар.

Организатор: ЦИТМ Экспонента.

16 сентября.

15:00
Онлайн школа синтеза цифровых схем на VERILOG. День 2.
Приемы и примеры цифрового проектирования на уровне регистровых передач.

Модератор: Сергей Анатольевич Иванец, декан факультета электронных и информационных технологий, Черниговский национальный технологический университет, Украина.

• 15:00-15:15 - Мини-лекция "Как из простых схем строить сложные: параллельность, конвейерность и конечные автоматы".
  Юрий Владимирович Панчул.
• 15:15-15:30 - Предисловие к примеру игры: рассказ про генерацию графики на VGA.
  Сергей Анатольевич Иванец.
• 15:30-16:00 - Упражнение с рисованием на экране разноцветных квадратов и других статических изображений.
• 16:00-16:30 - Презентация примера графической игры с параллельно вычисляемыми спрайтами и конечными автоматами для сценария игры. Демонстрация запуска игры на плате Digilent Basys3 с Xilinx FPGA Artix-7. Обсуждение модификации игры с помощью добавления новых спрайтов и изменения сценария.
  Михаил Коробков, fpga-systems.ru.
• 16:30-17:00 - Упражнение с запуском игры на платах ZEOWAA, OMDAZZ и Terasic DE10-Lite.
  Сергей Анатольевич Иванец.
• 17:00-17:30 - Лекция: Использование Linear Feedback Shift Registers (LFSR) для криптографии, передачи данных и генераторов случайных чисел. Сравнение Verilog и VHDL на основе кода LFSR Фибоначчи и Галуа. Демонстрация использования LFSR для генерации изображения на экране VGA движущегося звёздного неба из случайных звёзд.
  Илья Александрович Кудрявцев, декан Факультета электроники и приборостроения Самарского Университета.
• 17:30-18:00 - Упражнение с запуском примера движущегося звёздного неба на платах ZEOWAA, OMDAZZ и Terasic DE10-Lite.
  Сергей Анатольевич Иванец.
• 18:00-19:00 - Более подробная лекция про математику, моделирование и использование LFSR для грубоко заинтересовавшихся.
  Илья Александрович Кудрявцев.
• 18:00-21:00 - Дополнительные упражнения и индивидуальные проекты учеников по изменению игры, в том числе с помощью добавления в нее фона из вижущегося звёздного неба.
  Ведут студенты и аспиранты пол специальности "микроэлектроника" участвующих университетов.

17 сентября.

15:00
Онлайн школа синтеза цифровых схем на VERILOG. День 2.
Первый шаг в архитектуру и микроархитектуру современных процессоров.

Модератор: Александр Юрьевич Романов, к.т.н., доцент Московского института электроники и математики им. А.Н. Тихонова (МИЭМ), Национальный исследовательский университет "Высшая школа экономики" (НИУ ВШЭ).

• 15:00-15:15 - Мини-лекция: От ENIAC и МЭСМ, через IBM/360 и Cray-1 до Intel, ARM и RISC-V: как появились, эволюционизировали и к чему пришли программируемые процессоры общего назначения.
  Юрий Владимирович Панчул.
• 15:15-16:30 - Архитектура: вид процессора с точки зрения программиста. Лекция об ассемблере RISC-V с одновременными упражнениями на симуляторе процессора на уровне инструкций.
  Никита Поляков, проектировщик микропроцессоров, преподаватель Московского физико-технического института.
• 16:30-17:30 - Микроархитектура: вид процессора с точки зрения схемотехника. Лекция по аппаратной организации процессора schoolRISCV, с вариантами одноцикловой и конвейерной микроархитектуры. Демонстрация синтеза процессора и запуск его на платах.
  Станислав Жельнио, разработчик микросхем в IVA Technologies.
• 17:30-17:30 - Упражнение по добавлению в процессор инструкции и верификации с помощью программного теста. Измерение максимальной тактовой частоты получившегося варианта процессора.
  Станислав Жельнио.
• 17:30-18:00 - Заключительная лекция: Следующие шаги в освоении проектирования цифровых схем, а также применение этих знаний для проектирования встроенных систем и ускорителей вычислений искусственного интеллекта.
  Александр Юрьевич Романов.
• 18:00-21:00 - Дополнительные упражнения и индивидуальные проекты учеников по изменению процессора и интеграции его с периферийными устройствами.
  Ведут студенты и аспиранты по специальности "микроэлектроника" участвующих университетов.

Офлайн мероприятия.

15 сентября.

13:00-14:00
Капсула № 3.
Радиочастотные Системы-на-Кристалле для встраивания в тело человека. Опыт и перспективы.

Организатор: ООО "НТЛаб-СК".

Спикер: Ковалевский Александр Владимирович.

16 сентября.

13:30-17:30
Капсула № 3.
Методы искусственного интеллекта в науках о жизни и социальном поведении.

• 13:00 - Регистрация посетителей.
• 13:30 - Вступительное слово.
  Финн Виктор Константинович, д.т.н, профессор, заслуженный деятель науки РФ, главный научный сотрудник ФИЦ "Информатика и управление" РАН.
• 13:30-14:10 - Интеллектуальный анализ данных в социологии.
  Михеенкова Мария Анатольевна, д.т.н.
• 14:10-14:45 - Решатель задач для интеллектуальных систем реализующих ДСМ-метод и его применения.
  Шестерникова Ольга Павловна.
• 14:45-15:15 - Интеллектуальная система для анализа онкологических данных.
  Чабанов Дмитрий Константинович.
• 15:15-15:45 - ДСМ-метод в психиатрии.
  Фабрикантова Елена Федоровна, к.т.н.; Романов Дмитрий Владимирович, д.м.н.

15:00-18:00
Капсула № 1.
Сессия: Промышленный интернет вещей.

Ведущий: Никита Уткин, РВК, Председатель ТК-194 "Кибер-физические системы".

17 сентября.

11:00-14:00
Капсула № 3.
Заседание рабочей группы ПЭС "Электроника и САПР" с участием.
Ассоциации ВУЗов, осуществляющих подготовку кадров в области радиоэлектронной промышленности.

Организатор: Ассоцияция ВУЗов ЭКБ.